这里的IP指的是广泛意义上的知识产权(Intellectual Property)，在FPGA中也就是设计好的小模块。

这里的RTL指的是Register Transfer Level指的是一种硬件描述抽象级别，位于高级综合(Higi-level synthesis比如c, c++)和gate level电路之间。

RTL描述中常见的元素和概念比如寄存器，组合逻辑，时钟信号，数据传输操作。

可以理解成RTL就是用verilog开发的硬件电路程序。

RTL 描述允许设计工程师以一种抽象的方式表示数字电路的功能和行为，而无需关心底层的物理实现细节。